PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-232207

(43)Date of publication of application: 27.08.1999

(51)Int.Cl.

G06F 13/14 G06F 13/38 // G06F 13/36

(21)Application number: 10-027616

(71)Applicant: NEC ENG LTD

(22)Date of filing:

09.02.1998


(72)Inventor: FUKUHARA HIDEKI

(54) IIC BUS CONTROL SYSTEM AND ITS CONTROL CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an IIC bus control circuit capable of controlling 256 IIC devices or more by one control circuit by controlling plural IIC devices having the same address by one control circuit.

SOLUTION: An address decoder buffer part 3 is provided with a function for storing data inputted from a host bus when a write access is generated from the host side to the IIC bus control circuit 1, a function for decoding data, a function for storing data to be sent to an IIC bus and a function for storing the data of the IIC bus when an access is received from the IIC bus side. A address data line selector part 4 is provided with a function for selecting one of a plurality of address data lines, based on a decoded result, a function for controlling the sending of a signal to each address data line and a function for receiving a signal from each address data line.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-232207

(43)公開日 平成11年(1999)8月27日

(51) Int.Cl. ⁶		識別記号	FΙ		
G06F	13/14	3 2 0	G06F	13/14	3 2 0 B
	13/38	350		13/38	3 5 0
# G06F	13/36	3 1 0		13/36	3 1 0 B


審査請求 未請求 請求項の数6 OL (全 10 頁)

		香草明水	木間水 間水気の数6 しし (主 10 頁)
(21)出願番号	特顧平10-27616	(71) 出願人	000232047 日本電気エンジニアリング株式会社
(22)出顧日	平成10年(1998) 2月9日	(72)発明者	東京都港区芝浦三丁目18番21号 福原 秀樹 東京都港区芝浦三丁目18番21号 日本電気 エンジニアリング株式会社内
		(74)代理人	弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 IICパス制御システム及びその制御回路

(57)【要約】

【課題】 一つの制御回路で同一アドレスのIICデバイスを制御し、一つの制御回路で256個以上のIICデバイスを制御可能なIICバス制御回路を提供する。 【解決手段】 アドレスデコーダ・バッファ部3はII Cバス制御回路1にホスト側からライトアクセスが発生した時にホストバスからのデータを保持する機能と、IICバスへ送出するデータを保持する機能と、IICバスの数出するでリセスに対してIICバスのデータを保持する機能とを備えている。アドレス・データラインの複数のアドレス・データラインの中から一つを選択する機能と、でデータラインの信号送出を制御する機能とを備えている。



【特許請求の範囲】

【請求項1】 複数のアドレス・データラインと、前記 複数のアドレス・データライン各々に接続される複数の デバイスと、前記複数のデバイス各々に共通にクロック を供給するためのクロックラインと、上位装置から前記 デバイスへのアクセス時にそのアクセスアドレスを前記 複数のアドレス・データラインのうちのいずれか一つを 特定する情報に変換する変換手段と、前記変換手段で変 換された情報を基に前記複数のアドレス・データライン タラインを有効として前記上位装置からのデータを当該 デバイスに送出する送出手段とを有することを特徴とす るIICバス制御システム。

【請求項2】 前記送出手段は、前記複数のアドレス・ データライン各々に対応して設けられかつ前記複数のア ドレス・データライン各々の制御及び参照を行う複数の データ制御回路と、前記変換手段で変換された情報に対 応するアドレス・データラインを有効とするために当該 アドレス・データラインに対応するデータ制御回路との 接続を選択する選択手段とを含むことを特徴とする請求 20 項1記載のIICバス制御システム。

【請求項3】 前記変換手段は、前記上位装置と前記複 数のデバイス各々との間で送受信されるデータを保持す るバッファと、前記バッファに前記アクセスアドレスが 保持された時に当該アクセスアドレスをデコードして前 記複数のアドレス・データラインのうちのいずれか一つ を特定する情報に変換するデコーダとを含むことを特徴 とする請求項1または請求項2記載のIICバス制御シ ステム。

【請求項4】 上位装置から複数のアドレス・データラ イン各々に接続される複数のデバイスのいずれかへのア クセス時にそのアクセスアドレスを前記複数のアドレス ・データラインのうちのいずれか一つを特定する情報に 変換する変換手段と、前記変換手段で変換された情報を 基に前記複数のアドレス・データラインの中から当該デ バイスが接続された前記アドレス・データラインを有効 として前記上位装置からのデータを当該デバイスに送出 する送出手段とを有することを特徴とするIICバス制 御回路。

【請求項5】 前記送出手段は、前記複数のアドレス・ データライン各々に対応して設けられかつ前記複数のア ドレス・データライン各々の制御及び参照を行う複数の データ制御回路と、前記変換手段で変換された情報に対 応するアドレス・データラインを有効とするために当該 アドレス・データラインに対応するデータ制御回路との 接続を選択する選択手段とを含むことを特徴とする請求 項4記載のIICバス制御回路。

【請求項6】 前記変換手段は、前記上位装置と前記複 数のデバイス各々との間で送受信されるデータを保持す 保持された時に当該アクセスアドレスをデコードして前 記複数のアドレス・データラインのうちのいずれか一つ を特定する情報に変換するデコーダとを含むことを特徴 とする請求項4または請求項5記載のIICバス制御回

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はIICバス制御シス テム及びその制御回路に関し、特にコンピュータ装置や の中から当該デバイスが接続された前記アドレス・デー 10 オーディオ装置、及びその他の電子装置のIIC(In ter Integrated Circuit) バス (シリアルバス) 制御回路に関する。

[0002]

【従来の技術】従来、この種のIICバス制御回路にお いては、コンピュータ装置やオーディオ装置でIICバ ス(IICフォーマットに準拠したバス)インタフェー スを備えたIICデバイスを制御するためのマスタ回路 として用いられている。

【0003】 IICバスはアドレス・データラインとク ロックラインとの2ラインからなるシリアルバスであ る。従来のIICバス制御回路はマイクロプロセッサの データを11Cバスのアドレス・データラインに直接送 出するものがほとんどである。

【0004】 II Cバスに接続される II Cデバイスは 固有アドレスを持っており、マイクロプロセッサがII Cバス制御回路を介してIICバス上のIICデバイス にアクセスする場合には、IICバスのアドレス・デー タラインにそのアドレスを送出する必要がある。

【0005】図6は従来のIICバス制御回路の一例を 示す図である。図において、アドレス・データライン5 00及びクロックライン600の一対がIICバスであ る。 II-Cバス制御部6はホストバス400側からのデ $-9 \ge 1 \ 1 \ C$ デバイス $7 \ k \ (k=1, 2, 3, 4, \cdots$ …) からのデータを保持しておくバッファ62と、この IICバス制御部6全体を制御する主制御部61と、デ ータをアドレス・データライン500に送出しかつ各 I ICデバイス7kからデータを受信するためのデータ制 御部64と、データ送出の際のクロック制御及びデータ 受信時のクロック参照を行うクロック制御部63とから 構成されている。IICバス上には固有アドレスが異な るIICデバイス7kが接続されているものとする。

【0006】次に、IICバス制御回路6からデバイス 71~のライト動作について説明する。まず、マイクロ プロセッサ等(図示せず)のホストバス400側からの アドレスデータをバッファ62に保持し、主制御部61 でデータ制御部64とクロック制御部63とを制御しな がらバス上にアドレスを送出する。

【0007】IICデバイス71はバス上に送出された アドレスデータが自身の固有アドレスと一致し、デバイ るバッファと、前記バッファに前記アクセスアドレスが 50 ス (図示せず) が応答可能であれば、応答信号をバス上 に送出する。

【0008】すると、続けてIICバス制御部6はホストバス400からのデータをIICバス上に送出し、IICデバイス71がそのデータを取得する。データ取得に成功すると、IICデバイス71は応答信号をIICバス上に送出する。この動作は転送するデータが無くなるまで繰り返される。

【0009】続いて、IICデバイス71からIICバス制御回路6へのデータ転送について説明する。IICデバイス71がスタートコンディションをIICバス上 10に送出すると、IICバス制御回路6は受信制御へ移行し、データ制御部64及びクロック制御部63で確定するデータをバッファ62に格納する。

【0010】アドレスフェーズでのデータがIICバス制御回路6のアドレスと一致した場合、それ以降IICバス上に送出される全てのデータはバッファ62に格納され、格納に成功すると応答信号がIICバス上に送出される。IICバス制御回路6はバッファ62のデータが8bit確定する度に、ホスト側に通知する。

[0011]

【発明が解決しようとする課題】上述した従来のIIC バス制御回路では、IICデバイスがデバイス毎に一意 のアドレスが割り当てられており、同一アドレスのデバ イスを一つのIICバス上に接続した場合、同一アドレ スを持つデバイスの中の一つを制御しようとしても、そ のアドレスを持つ全てのデバイスが応答してしまうこと になり、個々のデバイスを個別に制御することができな い。

【0012】また、同一アドレスを持つデバイスを同時に制御しようとしても、応答信号がどのデバイスから送 30出されたかが分からないため、IICバス制御回路側からは同じアドレスのデバイスを同時に制御することができているかどうかを判断することが不可能である。

【0013】したがって、従来の技術においてはIIC バス上に同一のアドレスを持つIICデバイスを接続す る場合、従来のIICバス制御回路を複数用意する必要 があり、複数系統のバスを構成しなければならず、装置 規模が大きくなってしまう。

【0014】さらに、IICフォーマットに準拠したデバイスの固有アドレスが8bitであるため、IICデバイスのアドレスが全て異なっていても、IICバス制御回路を除き(IICバス制御回路がスレーブ回路に成り得る場合には、IICバス制御回路が固有アドレスを持つ必要があることから)1つのバス上には255個までしか接続することができない。

【0015】すなわち、256個のIICデバイスを接続してしまうと、固有アドレスが8bitであることから、少なくとも1対のデバイスは同じ固有アドレスとなり、この1対のデバイスに関して個々に制御を行うことができなくなる。よって、従来の技術においてはIIC 50

デバイスを256個以上制御することができない。

【0016】そこで、本発明の目的は上記の問題点を解消し、一つの制御回路で同一アドレスのIICデバイスを制御することができるとともに、一つの制御回路で256個以上のIICデバイスを制御することができるIICバス制御システム及びその制御回路を提供することにある。

[0017]

【課題を解決するための手段】本発明による I I Cバス制御システムは、複数のアドレス・データラインと、前記複数のアドレス・データラインと、前記複数のアドレス・データライン各々に接続される複数のデバイスと、前記複数のデバイス各々に共通にクロックを供給するためのクロックラインと、上位装置から前記でバイスへのアクセス時にそのアクセスアドレスを前記複数のアドレス・データラインの中から当該デバイスが接続された前記アドレス・データラインを有効として前記上位装置からのデータを当該デバイスに送出する送出手段とを備えている。

【0018】本発明によるIICバス制御回路は、上位装置から複数のアドレス・データライン各々に接続される複数のデバイスのいずれかへのアクセス時にそのアクセスアドレスを前記複数のアドレス・データラインのうちのいずれか一つを特定する情報に変換する変換手段と、前記変換手段で変換された情報を基に前記複数のアドレス・データラインの中から当該デバイスが接続された前記アドレス・データラインを有効として前記上位装置からのデータを当該デバイスに送出する送出手段とを備えている。

【0019】すなわち、本発明のIICバス制御回路は、同一システム内に同じ固有アドレスを持つIICデーバイスが存在しても、個々のIICデバイスを個別に制御している。

【0020】より具体的には、マイクロプロセッサ等のホストバス側からのアドレスデータをデコードして11 Cデバイスの固有アドレスに変換する変換手段と、アドレスデコードによって複数のアドレス・データラインのうち1本だけを選択し、そのラインにのみ有効なデータを送出する送出手段とを備えている。複数のアドレス・データラインのうち有効なデータが送出されるアドレス・データラインは1本である。

【0021】このため、同じ固有アドレスを持つデバイスが異なるアドレス・データラインに接続されていれば、同じ固有アドレスを持つデバイス各々を個別に制御することができる。また、アドレス・データラインが複数あるため、アドレス・データライン数×255個のデバイスを一つのIICバス制御回路で制御することができる。

[0022]

【発明の実施の形態】次に、本発明の一実施例について 図面を参照して説明する。図1は本発明の一実施例によ るIICバス制御回路の構成を示すブロック図である。 図において、IICバス制御回路1は主制御部2と、ア ドレスデコーダ・バッファ部3と、アトレス・データラ インセレクタ部4と、クロック制御部5との4つの主要 な部分からなる。尚、IICバスは複数のアドレス・デ ータラインからなるアドレス・データライン200とク ロックライン300とから構成されており、複数のアド レス・データライン上には夫々図示せぬIICデバイス 10 タラインにのみ有効なデータを送出する(図2ステップ が接続されている。

【0023】アドレスデコーダ・バッファ部3はIIC バス制御回路1に図示せぬホスト側からライトアクセス が発生した時にホストバス100からのデータを保持す る機能と、データをデコードする機能と、IICバスへ 送出するデータを保持する機能と、IICバス側からの アクセスに対してIICバスのデータを保持する機能と を備えている。

【0024】アドレス・データラインセレクタ部4はア ドレス・データライン200の複数のアドレス・データ 20 ラインの中から一つを選択する機能と、アドレス・デー タライン200への信号送出を制御する機能と、アドレ ス・データライン200からの信号を受信する機能とを 備えている。

【0025】クロック制御部5はクロックライン300 へのクロック送出を制御する機能と、クロックを受信す る機能とを備えている。主制御部2はIICバス制御回 路1全体の状態を管理する機能、特に IICバスからデ ータを受信した場合にアドレスデコーダ・バッファ部3 を受信制御へ移行させる機能と、受信したデータが8b i t 確定した時点でホストバス側にデータが確定したこ とを通知する機能と、IICバスにデータを送出する際 にアドレス・データラインセレクタ部4とクロック制御 部5との同期をとる機能とを備えている。

【0026】図2は本発明の一実施例の動作を示すフロ ーチャートである。これら図1及び図2を参照して本発 明の一実施例の動作について説明する。

【0027】ホスト側からのライトアクセス時(図2ス テップS1, S2)、アドレスデコーダ・バッファ部3 はホストバス100からデータを取込む(図2ステップ 40 S3)。主制御部2はアドレスデコーダ・バッファ部3 に取込んだデータが I I Cデバイス (図示せず) のアド レスであるか、データであるかを判断する (図2ステッ プS4)。

【0028】主制御部2はアドレスデコーダ・バッファ 部3に取込んだデータがアドレスであれば、すなわちホ スト側から送られてきたアドレス・データラインを特定 する情報及びIICデバイス各々を特定する固有アドレ スであれば、アドレスデコーダ・バッファ部3でデータ (アドレス・データラインを特定する情報)をデコード 50

して複数のアドレス・データラインのうちのいずれか一 つを特定する情報に変換する(図2ステップS5)。

【0029】アドレス・データラインセレクタ部4はア・ ドレスデコーダ・バッファ部3でのデコード結果(つま り、アドレス・データラインを特定するアドレス)を基 にアドレス・データライン200の中から適切なアドレ ス・データラインを選択し、主制御部2はクロック制御 部5とアドレス・データラインセレクタ部4とを制御し ながら(図2ステップS6)、選択したアドレス・デー

【0030】 IICデバイス側から IICバス制御回路 10にアクセスが発生した場合、すなわちホスト側から のライトアクセス以外の時(図2ステップS1, S 2) 、主制御部2はクロック制御回路5とアドレス・デ ータラインセレクタ部4とをデータ受信制御に移行させ る(図2ステップS8)。.

【0031】クロック制御回路5とアドレス・データラ インセレクタ部4とから確定したデータをアドレスデコ ーダ・バッファ部3に保持し、8bit確定した時点 で、データが確定したことをホスト側に通知するととも に、IICバスに応答信号を送出する(図2ステップS 9, S10).

【0032】図3は本発明の一実施例によるIICバス 制御システムの詳細な構成を示すブロック図である。図 において、本発明の一実施例によるIICバス制御シス テムはIICバス制御回路1と、アドレス・データバス 201~203とクロックライン300とからなるII Cバスと、アドレス・データバス201~203各々に 接続されかつアドレス・データバス201~203を介 してIICバス制御回路1に接続されるIICデバイス 11~15とから構成されている。この図3を参照して IICバス制御回路1について詳細に説明する。

【0033】尚、本発明の一実施例においてはアドレス ・データライン200が3本のアドレス・データライン 201~203からなるものとして説明する。このた め、3本のアドレス・データライン201~203のう ちの一つを特定する情報は2bitあればよく、その情 報をデコードするアドレスデコーダ33が2bitの情 報をデコードする構成としている。

【0034】アドレスデコーダ・バッファ部3は10b itのバッファ31と、8bitのシフトレジスタ32 と、2ビットのアドレスデコーダ33とからなり、上位 2bitがアドレスデコーダ33へ、下位8bitがシ フトレジスタ32へ夫々接続されている。

【0035】主制御部2にはIICバス制御回路1自身 のアドレス設定が可能なアドレスレジスタ21と、II Cバス制御回路1の状態を参照及び変更することができ るステータスレジスタ22とが設けられている。

【0036】アドレス・データラインセレクタ部4内部

にはアドレス・データライン201~203の制御及び 参照を行うデータ制御回路41~43と、有効ラインを 決定するスイッチ44とが設けられている。データ制御 回路41にはアドレス・データライン201が、データ 制御回路42にはアドレス・データライン202が、デ ータ制御回路43にはアドレス・データライン203が 失々接続されている。

【0037】スイッチ44によって3つのデータ制御回路41~43のうちの一つだけが、シフトレジスタ32に接続され、データ送受信が可能となる。クロック制御10部5には一本のクロックライン300が接続され、そのクロックライン300が全てのIICデバイス11~15につながっている。

【0038】図4は本発明の一実施例によるIICバス側への動作を示すフローチャートである。これら図3及び図4を参照してホスト側からIICバス側への動作について説明する。

【0039】ホスト側からIICデバイス11に対してライトアクセスが発生したとすると、スレーブ動作が実行されずかつライト動作中ではない場合に(図4ステッ 20プS11, S12)、主制御部2はクロック制御部5とアドレス・データラインセレクタ部4内部のデータ制御回路41~43とを制御し、スタートコンディションを全てのIICバス上に送出する(図4ステップS13)。

【0040】アドレスデコーダ・バッファ部3はバッファ31でホスト側からのデータを保持する。主制御部2ではIICバス制御回路1全体がライト動作中でない場合に、このデータをIICデバイス11のアドレスであると判断し、データの上位2bitをアドレスデコーダ 303でデコードし、スイッチ44を切替える(図4ステップS14、S15)。

【0041】この場合、データの下位8bitはシフトレジスタ32にそのまま送られる。ライト動作中である場合には(図4ステップS12)、データの下位8bitをシフトレジスタ32に送り、上位2bitは無視する(図4ステップS16)。

【0042】次に、主制御部2はクロック制御部5とデータ制御回路41との同期をとり、シフトレジスタ32のデータをアドレス・データライン201に送出し(図 404ステップS17)、IICデバイス11からの応答信号を待つ(図4ステップS18)。

【0043】応答信号がある一定時間内にあった場合には(図4ステップS19)、主制御部2はライト動作中であることをステータスレジスタ22に記憶し(図4ステップS20)、応答があったことをホスト側へ通知する(図4ステップS21)。

【0044】応答信号がある一定時間内に無かった場合には(図4ステップS19)、リトライを行う。このリトライでも応答が無い場合には(図4ステップS19,

S 2 3)、ホスト側にタイムアウトしたことを通知する (図 4 ステップ S 2 4)。

【0045】データをライトする必要がなくなった場合は(図4ステップS24)、ホスト側から主制御部2のステータスレジスタ22のライト動作中状態がリセットされ(図4ステップS25)、全てのIICバス上にエンドコンディションが送出される(図4ステップS26)。これによって、スイッチ44はデータ制御回路41の選択を解除する。

【0046】図5は本発明の一実施例によるホスト側への動作を示すフローチャートである。これら図3及び図5を参照してIICバス側からホスト側への動作について説明する。

【0047】IICバス上のIICデバイス11がスタートコンディションを送出したとする。アドレス・データラインセレクタ部4はデータ制御回路41がスタートコンディションを検出すると(図5ステップS31)、ホスト側からのライトアクセスを禁止し(図5ステップS32)、スイッチ44を切替え(図5ステップS33)、データ制御回路42、43からアドレス・データライン202、203へスタートコンディションを送出し(図5ステップS34)、受信状態に移行する(図5ステップS35)。

【0048】アドレスフェーズのアドレスがアドレスレジスタ21の値と同じ場合は(図5ステップS36)、IICバス上にエンドコンディションが送出されるまで(図5ステップS40)、データ受信を継続し、ホスト側からのライトアクセスの禁止を継続する。

【0049】 IICデバイス11から受信したデータはシフトレジスタ32に保持され、8bit確定する度にバッファ31の下位8bitにセットされる(図5ステップS37)。同時に、主制御部2はIICデバイス11に応答信号を送出し(図5ステップS38)、ホスト側にデータを受信したことを通知する(図5ステップS39)。

【0050】アドレスフェーズのアドレスがアドレスレジスタ21の値と異なる場合は(図5ステップS36)、その時点でスイッチ44を解除し(図5ステップS43)、IICデバイス11からのエンドコンディションを待つ。

【0051】 IICデバイス11からのエンドコンディションが検出されると(図5ステップS44)、主制御部2はデータ制御回路42,43からアドレス・データライン202,203へエンドコンディションを送出し(図5ステップS45)、ライトアクセス禁止を解除する(図5ステップS46)。

【0052】しかしながら、エンドコンディションがIICバス上に送出されるまでは、アドレス・データラインセレクタ部4及びクロック制御部5がライト制御(ホ50スト側から11Cバス側へのライトアクセス時の制御)

に移行することはできない。

【0053】このように、アドレスデコーダ・バッファ部3でマイクロプロセッサ等のホストバス側からのアドレスデータをデコードしてIICデバイス11~15の固有アドレスに変換し、このデコード結果に応じて複数のアドレス・データライン201~203のうち1本だけをアドレス・データラインセレクタ部4で選択し、そのラインにのみ有効なデータを送出することによって、同じ固有アドレスを持つIICデバイスが異なるアドレス・データラインに接続されていれば、同じ固有アドレスを持つIICデバイス各々を個別に制御することができる。

【0054】また、アドレス・データライン201~203が複数あるため、アドレス・データライン数×255個のIICデバイスを一つのIICバス制御回路で制御することができる。

[0055]

【発明の効果】以上説明したように本発明によれば、複数のアドレス・データラインと、複数のアドレス・データライン各々に接続される複数のデバイスと、複数のデバイスと、複数のデバイス各々に共通にクロックを供給するためのクロックラインとを備えるシステムにおいて、上位装置からデバイスへのアクセス時にそのアクセスアドレスを複数のアドレス・データライン農地の一つを特定する情報に変換し、その変換された情報を基に複数のアドレス・データラインの中から当該デバイスが接続されたアドレス・データラインを有効として上位装置からのデータを当該デバイスに送出することによって、一つの制御回路で同一アドレスのIICデバイスを制御することができるという効果がある。*

*【図面の簡単な説明】

【図1】本発明の一実施例による I I C バス制御回路の 構成を示すブロック図である。

【図2】本発明の一実施例の動作を示すフローチャート である。

【図3】本発明の一実施例による I I C バス制御回路の 詳細な構成を示すブロック図である。

【図4】本発明の一実施例による I I C バス側への動作を示すフローチャートである。


0 【図5】本発明の一実施例によるホスト側への動作を示すフローチャートである。

【図6】従来例による I I Cバス制御回路の構成を示す ブロック図である。

【符号の説明】


- 1 IICバス制御回路
- 2 主制御部
- 3 アドレスデコーダ・バッファ部
- 4 アドレス・データラインセレクタ部
- 5 クロック制御部
- 20 11~15 IICデバイス
 - 21 アドレスレジスタ
 - 22 ステータスレジスタ
 - 31 バッファ
 - 32 シフトレジスタ
 - 33 アドレスデコーダ
 - 41~43 データ制御回路
 - 44 スイッチ
 - 100 ホストバス
 - 200, 201~203 アドレス・データライン
 - 300 クロックライン

[図1]




9


[図2]




【図3】



【図4】



【図5】



【図6】

